臺積電2nm工藝取得重要進展，良率達標預示量產在即

媒體報道指出，臺積電在臺灣省新竹寶山工廠的2nm工藝試產已經取得了顯著成果，良率達到了60%，這一數字超出了公司內部的預期。此外，臺積電計劃在明年上半年在高雄工廠啟動2nm工藝的試產工作。

據悉，批量生產芯片的代工廠通常需要70%甚至更高的良率才能保證效率。臺積電目前的進展表明，在2nm工藝大規(guī)模量產之前，公司有足夠的時間將良率提升至量產標準。

隨著2nm時代的到來，晶圓的價格也出現了顯著上漲。消息人士透露，2nm晶圓的價格已經超過了3萬美元，而目前3nm晶圓的價格大約在1.85萬至2萬美元之間。這一對比顯示，2nm工藝的價格將會大幅提升。

臺積電的訂單報價包含了多種因素，與具體客戶和訂單量有關，因此部分客戶可能會獲得一定的優(yōu)惠。目前3萬美元的價格只是一個大致的數字。

公開報道顯示，自2004年臺積電推出90nm芯片以來，晶圓報價經歷了顯著的增長。從90nm的近2000美元到2016年10nm的6000美元，再到7nm和5nm的破萬報價，5nm甚至高達16000美元，而且這些價格還未計入臺積電2023年6%的漲幅。

今年10月份，高通和聯發(fā)科等公司旗艦芯片的制程工藝全部轉向3nm，引發(fā)了終端產品的漲價潮。半導體業(yè)內人士預計，由于先進制程的報價居高不下，芯片廠商成本上升，這可能會導致他們將成本壓力轉嫁給下游客戶或終端消費者。

臺積電在2nm制程節(jié)點上首度使用Gate-all-around FETs晶體管，并且N2工藝還能結合NanoFlex技術，為芯片設計人員提供了更多的靈活性。與現有的N3E工藝相比，N2工藝預計在相同功率下性能提升10%至15%，或在相同頻率下功耗降低25%至30%，同時晶體管密度也將提升15%。這些技術的進步將為芯片行業(yè)帶來新的發(fā)展機遇。

生成海報